This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, Please do not report the images to the Image Problem Mailbox.

JPAB

CLIPPEDIMAGE= JP362051329A

PAT-NO: JP362051329A

DOCUMENT-IDENTIFIER: JP 62051329 A TITLE: CODE IDENTIFICATION CIRCUIT

PUBN-DATE: March 6, 1987 INVENTOR-INFORMATION:

NAME

MINAMI, SHOGO

ASSIGNEE-INFORMATION:

NAME

NEC CORP

APPL-NO: JP60191231

APPL-DATE: August 30, 1985

INT-CL (IPC): H04L007/02; H04L025/40

US-CL-CURRENT: 375/371

ABSTRACT:

PURPOSE: To obtain a code identification circuit by controlling a phase shifter

COUNTRY

N/A

so as to make the output of the 1st and 2nd integration circuits equal to each

other thereby controlling always the phase of a clock pulse against temperature

fluctuation so as to minimize the number of error pulses.

CONSTITUTION: A multi-value digital signal whose quality is deteriorated due to

the effect of a transmission line is inputted to a multi-value digital signal

input terminal 1, after the signal is amplified to a required level by a pulse

amplifier 2, the result is inputted respectively to code identification

sections 3∼5. On the other hand, the signal is inputted also to a clock

extraction circuit 6, where the clock pulse is extracted and after the

extracted clock pulse is subject to phase-shift control by a phase shifter 7, a

prescribed time of delay is given in a delay circuit 8 and the clock pulse of

the delay circuit 8 is given the same time delay at a delay circuit 9. The

phase shifter 7 controls the phase of the clock from the clock extraction

circuit 6 so as to make the output of the integration circuits 13, 14 equal to

each other. The phase of the digital signal and the clock pulse in a code identification section 4 is controlled to minimize the bit error at all times.

COPYRIGHT: (C) 1987, JPO&Japio

19 日本国特許庁(JP)

⑪特許出願公開

⑫公開特許公報(A)

昭62-51329

@Int.Cl.⁴

識別記号

厅内整理番号

④公開 昭和62年(1987)3月6日

H 04 L 7/02 25/40 Z - 6745-5K C - 7345-5K

審査請求 未請求 発明の数 1 (全4頁)

劉発明の名称 符号識別回路

②特 願 昭60-191231

愛出 願 昭60(1985)8月30日

69発 明 者 南

省 吾

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 願 人 日本電気株式会社

郊代 理 人 弁理士 井ノ口 壽

明細 相

1.発明の名称

1. 10-10-57 11.50

符号識別回路

2. 特許請求の範囲

信号伝送路の各にとりのかけれて、 タル信号の各にないないでは、 タルには、 タルには、 タルには、 タルには、 クロンのは、 ののでは、 第3 歳別部と、前記第1歳別部の出力信号中の エラーパルスを検出する第1 エラーパルス検出 部と、前記第1 エラーパルス検出部の出力を平 均化する第1 積分回路と、前記第3 歳別部の出 力信号中のエラーパルスを検出する第2 エラー パルス検出部と、前記第2 エラーパルス の出力を平均化する第2 積分回路とからなり、 前記第1と第2 積分回路の出力が等しくなるよ りに前記移相器を制御するように構成したこと を特徴とする符号歳別回路。

8.発明の詳細な説明

(産菜上の利用分野)

本発明は信号伝送路において帯域制限、雑音 等の影響を受けて劣化した多値デイジタル信号 を識別する符号識別回路に関する。

(従来の技術)

信号伝送路において、多値デイジタル信号は 帝城制限、雑音等の影響を受けて劣化する。こ の多値ディジタル信号を識別するための符号識 別回路が実施されている。 従来の符号識別回路では多値ディジタル信号 の各レベルは同一のクロックバルスで識別して いた。

しかし、クロックパルスは温度変動により位相が変動するため、これを極力少なくするために 温度変動の少ない高価な部品を使用したり、複 雑な温度補賃用の回路を用いたりしていた。

(発明が解決しようとする問題点)

従来の多値ディジタル信号の符号総別回路では識別部に入力されるディジタル信号の各レベルの位相を合せなくてはならないため、伝送路にかける特性、特に遅延特性については高度な品質が要求され、さらに温度変動に対しクロックバルスの位相を常に最適に制御することは困難である。

本発明の目的は温度変動に対し常にクロック パルスの位相を、エラーパルス数が最小になる ように制御する符号識別回路を提供することに ある。

(問題点を解決するための手段)

識別部の出力信号中のエラーバルスを検出する第2エラーバルス検出部と、前記第2エラーバルス検出部と、前記第2エラーバルス検出部の出力を平均化する第2積分回路とからなり、前記第1と第2積分回路の出力が等しくなるように前記移相談を制御するように構成されている。

前記博成によれば第2歳別部において入力されたデイジタル信号と第2クロックバルスの位相関係を常にエラーバルス数が最小になるように制御でき、本発明の目的は完全に達成できる。 実施例)

次に本発明について図面を参照して説明する。 第1図は本発明による符号識別回路の実施例を 示す回路ブロック図である。この回路は多値デ インタル信号のうちの1レベルを識別する例で ある。

伝送路の影響で品質が劣化した多値ディジタル 信号は多値ディジタル信号入力端子1に入力される。 バルス増幅器2 で必要なレベルまで増幅 された後、それぞれ符号識別部3,4.5 に入

前記目的を達成するために本発明による符号 識別回路は信号伝送路の影響により劣化した多 値デイジタル信号の各レベルを識別する符号識 別回路において、入力されたディジタル信号か らクロックパルスを抽出するクロック抽出回路 と、前記クロック抽出回路から出力されるクロ ックの位相を制御する移相器と、前記移相器か ら出力されるクロックを遅延させ、第2クロッ クパルスを出力する第1選延回路と、前記第2 クロックパルスを第1 遅延回路と同じ時間遅延 させ、 第3 クロックパルスを出力する第2 遅延 回路と、前記移相器から出力されるクロックバ ルスにより前配デイジタル信号を識別する第1 **識別部と、前記第2クロックパルスにより前記** デイジタル信号を識別する第2識別部と、前記 第3クロックパルスにより前記ディジタル信号 を識別する第3歳別部と、前記第1歳別部の出 力信号中のエラーパルスを検出する第1エラー パルス検出部と、前記第1エラーパルス検出部 の出力を平均化する第1積分回路と、前記第3

力される。

一方、クロック抽出回路 6 にも入力され、クロックパルスが抽出される。

抽出されたクロックバルスは移相器 7 で移相制御を受けた後、遅延回路 8 において一定時間の遅延が与えられ、さらに遅延回路 8 のクロックバルスは遅延回路 9 で前記と同じ時間の遅延が与えられる。

符号機別部3 は移相器 7 からのクロックバルス により、符号識別部4 は遅延回路 8 からのクロックバルスにより、符号識別部5 は遅延回路 9 からのクロックバルスによりそれぞれディジタル信号を識別する。

エラーパルス検出回路 11,12 はフレーム同期 回路10からのフレーム同期信号を用いて符号 識別部3,5 の出力信号中からエラーパルスを それぞれ検出し、各出力は積分回路 13,14 に かいてそれぞれ平均化される。

演算増幅器15 では積分回路13,14からの出力 差に応じたレベルの信号が出力され、移相器7 に入力される。

移相器 7 は積分回路 13,14 の出力を等しくす るようにクロック抽出回路6からのクロックの 位相を制御する。

これは符号識別部3.5から発生するエラーパ ルスの数は常に等しくたるように制御されると とにたる。

この結果、符号歳別部 4 におけるデイジタル信 号とクロックパルスの位相は常にピットエラー が最小になるように制御される。これによりデ イジタル信号とクロックパルスの位相関係は最 適となる。

第2図は多値ディジタル信号の各レベルの識 別に第1図の符号識別回路を適用した例である。 第1図の符号識別回路Aは各レベルを識別する 符号設別回路17,18,19にそれぞれ对応する。 各符号識別回路 17,18,19 にはパルス増幅器 2 た場合のプロック図である。 とクロック抽出回路 6 が接続されている。 以上の回路構成により各レベルに対してクロツ クパルスの位相を最適にすることができる。

7 …移相器 6 … クロック抽出回路 8,9…遅延回路 10…フレーム同期回路 11,12 …エラーパルス検出回路 13.14 … 積分回路 15 … 演算增幅器 16 …ディジタル信号出力端子 17, 18, 19 …本発明による符号識別回路 20 . 21 …デイジタル信号出力端子

存許出題人 日本览员株式会社

代理人 弁理士 井 ノ

.

1787 T. 177

(発明の効果)

以上、詳しく説明したように本発明によれば 伝送路で雑音等による影響を受けた多値ディジ タル信号の各レベルに対して、温度変動等に対 し常にクロックパルスの位相を、エラーパルス の数が最小となるように制御することができる 符号識別回路を実現できる。

したがつて温度変動に対する対策として従来用 いていた温度変動の少ない高価な部品や複雑な 温度補償回路を構成の一部として含んでいない ので、低価格の回路構成で、クロックパルスの 位相を常に最適に制御できるという効果がある。

4.図面の簡単な説明

第1図は本発明による符号識別回路の実施例 を示すプロック図、第2図は多値ディジタル信 母の各レベルを識別する符号識別回路に適用し

- 1 …デイジタル信号入力端子
- 2…パルス増幅器
- 3 . 4 . 5 … 符号識別部

才 | 図



